PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-192760

(43)Date of publication of application: 30.07.1990

H01L 27/088 (51)Int.Cl. H01L 27/04

(21)Application number: 01-012809

(71)Applicant: NEC IC MICROCOMPUT SYST

LTD

(22)Date of filing:

20.01.1989


(72)Inventor: NAGAMINE HISASHI

(54) EXCESS VOLTAGE ABSORBING CIRCUIT FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

input circuit by a method wherein, in a semiconductor integrated circuit, an excess voltage absorbing means is arranged between each of an input line, a plurality of power supply lines and ground lines. CONSTITUTION: When a first stage input circuit 3 and an internal circuit 4 are connected with different power supply lines L1, L3 and ground lines L2, L4, a PMOSTr 11 and a NMOSTr 12 are arranged between the input line L5 and the power supply line L3 and the ground line L4, in addition to the conventional PMOSTr 1 and NMOSTr 2. According to this constitution, when an excess voltage is applied to an external terminal 5 in the manner in which any power sources of the positive power supply lines L1, L3, and the ground lines L2, L4 as a reference, its discharging route is surely present, and the excess voltage is discharged to any of the power supplies. As a result, the first stage input circuit 3 can be protected from

PURPOSE: To effectively protect the first stage of an



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

the destruction caused by the excess voltage.

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Searching PAJ 2/2 ページ

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

@ 公 開 特 許 公 報 (A) 平2-192760

Solnt. Cl. 5

識別記号 庁内整理番号

❷公開 平成2年(1990)7月30日

H 01 L 27/088 27/04

88 4 H 7514

7514-5F 7735-5F H 01 L 27/08

102 F

審査請求 未請求 請求項の数 1 (全5頁)

◎発明の名称 半導体集積回路装置の過電圧吸収回路

②特 頤 平1-12809

@出 頤 平1(1989)1月20日

向発明者 長峰

久 之

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

東京都港区芝5丁目7番15号

勿出 題 人 日本電気アイシーマイ

コンシステム株式会社

個代 理 人 弁理士 藤卷 正憲

明細生

1. 発明の名称

半導体集積回路装置の過電圧吸収回路

2. 特許請求の範囲

3. 発明の詳細な説明

[産業上の利用分野]

本発明は外部場子に印加された過電圧を吸収して内部回路を保護する半導体集積回路装置の過電 圧吸収回路に関し、特に複数の回路が夫々異なる 電源ラインから電力を供給される半導体集積回路 装置の過電圧吸収回路に関する。

[従来の技術]

半球体集種回路装置においては、その回路の動作上の理由から複数の電源電圧が必要とされる場合、又は電源・接地線ノイズ対策上の理由から電源線又は接地線の分離が必要とされる場合がある。このような場合には、半導体集積回路に、分離配線された複数の電源線又は接地線を設け、これら電源線又は接地線を介して複数の電源端子又は接地端子から内部の回路に電源電圧を供給するようにしている。

第2 図にその代表的な例として、2 つの電源線及び接地線を備えた半導体集積回路の構成例を示す。この回路は、入力初段回路3 と内部回路4 とが夫々異なる電源線に接続されたものとなってい

る。即ち、相補対接続されたトランジスタ7、8からなる入力初段回路3は、第1の電源線し、及び第1の接地線し。 に接続され、これらを介して電源Vpο 1 及び接地Vss 1 が供給されたものとなっている。また、相補対接続されたトランジスタ9、10からなる内部回路4は、第2の電源機し、及び第2の接地線しょに接続され、これらを介して電源Vpo 2 及び接地Vss 2 が供給されたものとなっている。

このように、入力初段回路3に供給される電源及び接地と内部回路4に供給される電源及び接地とが分離されている理由は、内部回路4又は図示しない出力パッファの動作によって発生する電源Voo2 及び接地Vass の揺れが入力初段回路3に伝達され、この入力初段回路3の入力電圧マージンが悪化しないようにするためである。

ところで、従来、この種のCMOS半導体集積 回路装置においては、入力端子5に印加される罪 電気及びその他のサージ電圧に対する保護回路と して、例えば、第2図に示すような過電圧吸収回 路6が使用されている。

この過程圧吸収回路6は、ソース及びゲートが がすれる電源線し、に接続され、ドレインのの大力部と を接続する入力線し。に接続されたアートがの の Sトランジスタ1と、ソース及びゲートがの れたアインががかががいた。 な が 1 のドレインと共に入力ががががなれて れてドレインと大ランジスタ2とにより構造率に してドレインに一15[V]以下の電圧が下、 トランジスタ2はそのソースをが れてドレインに一15[V]以上の電圧がた、 トランジスタ2はそのソースを と、アースを してドレインとして、 トランジスタ2はそのソースを と、アースと してドレインとして、 トランジスタ2はそのソースを は、ドランジスタ2はそのソースを してドレインとして、 トランジスタ2はそのソースを にすると によった機能

このように構成された提来の過電圧吸収回路 6 は、接地 V ss 1 を基準にして、正の静電気等のサージ電圧が入力地子 5 に印加された場合には、トランジスタ 2 のパンチスルー電液として、また、負のサージ電圧が印加された場合には、トランジ

[発明が解決しようとする課題]

上述した従来の過電圧吸収回路は、例えば電温 終し」及び接地線し』に夫々電源 Voo」及び接地 Vssl が与えられていない状態、即ちフローティ ング状態で電源 Vooz 又は接地 Vssl を基準とし て入力端子5にサージ電圧が印加された場合には、

トランジスタ1又はトランジスタ2を介して電源 繰し、又は接地線しまに放電されるものの、電源 線し、及び接地線し。はフローティングの状態で あるため、その寄生容量分の僅かなサージ電荷し か吸収することができない。また、入力端子5と 電源 Vsna 及び接地線 Vssa との間の電流経路は 存在しないので、入力場子らに印加された野電気 のほとんどは入力初段回路3を構成するトランジ スタ7及びトランジスタ8のゲートに印加される。 この結果、入力初段回路3を構成するトランジス タフ。8のゲート酸化膜の破壊を招き、また、ト ランジスタ1及びトランジスタ2を介して進源株 し」及び接地線し。に放電され蓄積した電荷は下 ランジスタ7及びトランジスタ8のソースと基板 との間の接合の破壊、又は入力線しまと基板との 間の絶縁膜の破壊を引き起こすという問題点があ

本発明はかかる問題点に鑑みてなされたもので あって、複数の回路が異なる電源線及び接地線と 接続された半導体集積回路装置にあって、入力端 子といずれの電源線又は接地線との間に印加された過電圧に対しても十分な回路保護を図ることができる半導体集積回路装置の過電圧吸収回路を提供することを目的とする。

[課題を解決するための手段]

収回路16として、入力増予5と入力初段回路3 の入力部とを接続する入力線し、と電源線し、及 び接地線し』との間に夫々数けられているPチャ ネルMOSトランジスタ1及びNチャネルMOS トランジスタ2に加えて、入力線し。と電源線 L a 及び接地線 L a との間に夫々 P チャネル M O Sトランジスタ11及びNチャネルMOSトラン ジスタ12が新たに設けられている点である。耶 ち、トランジスタ11のソースとゲートはいずれ も電源線し、を介して電源Voosに接続され、そ のドレインは入力増子5と入力初段回路3の入力 部を接続する入力線し、に接続されている。また、 NチャネルMOSトランジスタ12のソースとゲ ートはいずれも接地線し』を介して接地Vssz に 接続され、そのドレインはトランジスタ11のド レインと共に入力線し5 に接続されている。トラ ンジスタ11はそのソースを基準にしてドレイン に~15[V]以下の電圧が、また、トランジス タ7はそのソースを基準にしてドレインに+15 [V]以上の電圧が加わるとパンチスルーによっ

[作用]

[奥越例]

次に、本発明の実施例について旅付の図面を参照して説明する。

第1図は木発明の実施例に係る過程圧吸収回路 を適用した回路構成例を示す回路図である。第2 図に示した従来の回路と相違する点は、過程圧吸

てソースとドレインとの間が夫々導通するように 機能する。また、その他の構成要素は第2図に示 した従来例と同一であるので説明は省略する。

次に、このように構成された本実施例の国路の 動作について親明する。

 の破壊を防ぐことができる。

また、電源Voo。又は接地Vss。を基準として 入力増子5に印加されたサージ電圧は、接地 Vssa に対してはトランジスタ12がVss に対 するトランジスタ2と同様に、また、電源Vnaa に対してはトランジスタ11 が V pp; に対するト ランジスタ1と同様に機能することによって電源 Vona 又は技地 Vasa へ放電され、サージ電圧に よる入力初段回路3の破壊を防ぐことができる。

ここで、入力増子5に電源Vps: 又は電源 Voos を基準にして、トランジスタ1又はトラン ジスタ11のチャネル電波又はパンチスルー電波 のみでは電源Voni又は電源Vnu へ放電しきれ ないような大きなサージ電圧が印加された場合に は、その経過分はトランジスタ2又はトランジス タ12のチャネル電波又はパンチスルー電流によ この結果、接地線し、又は接地線し、の電位は上 昇するが、電源級し」と接地線しょとの面に接続 され入力初段回路3を構成するトランジスタ7。

8又は電源線し、と接地域し、との間に接続され 内部回路4を構成するトランジスタ9、10等の チャネル電流及びパンチスルー電流によって、投 地級し。又は接地線し、に蓄積された電荷は夫々 電源線し、又は電源線し、へ放電される。従って、 入力増子5から選集Vooi及び電源Voo₂ への飲 電技路はトランジスタ1についてはトランジスタ 2及び入力初段回路3を介する経路が、また、ト ランジスタ11についてはトランジスタ12及び 内部回路4を介する段路が並列に存在し、トラン ジスタ1及び11が設置されない場合には、これ らの経路によって夫々電源Voo1及び電源Voo2 に放電される。

同様にして、入力過子5に接地 V ssi 又は投地 Vasa を基準にして、トランジスタ2又はトラン ジスタ12のチャネル電波又はパンチスルー電波 って夫々接地線し。又は接地線し、へ放電される。 のみで接地Vssュ 又は接地Vssュ へ放電しきれな いような大きなサージ電圧が印加された場合には、 その超過分は夫々トランジスタ1から入力初段回 ·勝 3 を介して接地 V ssi へ至る経路又はトランジ

スタ11から内部回路4を介して接地Vusェ へ至 る経路によって接地Vss」及び接地Vssa に放電 ans.

以上の説明から明らかなように、トランジスタ 1及びトランジスタ11、トランジスタ1及びト ランジスタ12、トランジスタ2及びトランジス タ11、トランジスタ2及びトランジスタ12の いずれかの租合せがあれば入力場子5と各電調及 び各接地との間の放電経路が形成され、サージ耐 圧を向上させることができるが、本実施例のよう に、トランジスタ1,2及びトランジスタ11, 12を全て備えることによって、更に一層放電能 力を高めることができる。これにより、静電気・ ・ノイズ等のサージ電荷はすみやかに移動し、電源 電位及び接地電位を急速に安定させることができ、 静電気等のサージ耐圧を大幅に向上させることが

なお、前述したPチャネルMOSトランジスタ 1、2及びNチャネルMOSトランジスタ11、 12のしさい貧電圧及びパンチスルー開始電圧は 製造プロセスを修正することにより変更すること ができ、目的に応じて放電能力を製整して用いる ことができる。

また、本発明は、PチャネルMOSトランジス タ1, 2及び N チャネル M O S トランジスタ 1 1, 12に相当する放電手段を適宜増設することによ って、任意の数の電源及び接地を有する半導体集 秋回路装置に適用することができる。

[発明の効果]

以上説明したように本発明は、入力初段回路の 入力部と入力端子とを接続する入力線と複数の電 源・接地線対の電源及び接地の少なくとも一方と の間にサージ電圧の放電経路を設けている。この ため、いずれの電波又は接地を基準としてサージ 電圧が入力幅子に印加されたとしても、そのサー ジ電圧をいずれかの電鋼叉は接地に放電させるこ とができ、入力初段回路を野電気等のサージ電圧 から効果的に保護することができる。

4. 図面の簡単な説明


第1因は本発明の実施例に係る過電圧吸収回路

の適用例を示す回路図、第2図は従来の過程圧吸 収回路の適用例を示す回路図である。

1 , 7 , 9 , 1 1 ; P チャネルMOSトランジスタ、2 、8 , 1 0 , 1 2 ; N チャネルMOSトランジスタ、3 ; 入力初及回路、4 ; 内部回路、5 ; 入力 子、6 、1 6 ; 過電圧吸収回路、L ; L ; : 電源報、L m , L 4 ; 接地線、V pp ; 、 V pp 2 :電源、V ss 1 , V ss 2 ; 接地

出級人 日本電気アイシーマイコンシステム 株式会社 代理人 弁理士 摩魯正摩


OSト 回路、 16



3; 入办和战回路 4; 内谷回路 5; 入力增于 16; 通电应电极起路

第 1 図





第 2 図